#### "BUFFER CONTROL SYSTEM

- Publication number: JP4000838

Publication date: 1992-01-06

Inventor:

SAKAMOTO HIROYUKI; MASAKI TATSUYA; HAYASHI

KENTARO; UETAKE YOSHIKATSU

Applicant:

OKI ELECTRIC IND CO LTD

Classification:

- international: H04L12/28; H04L12/56; H04L12/28; H04L12/56; (IPC1-

7): H04L12/56


- European:

Application number: JP19900099420 19900417 Priority number(s): JP19900099420 19900417

Report a data error here

#### Abstract of JP4000838

PURPOSE:To make preferential processing of a preliminary selection packet from the packet having the largest buffer using amount possible so as to make a packet arriving at a buffer not easily discarded even when the capacity of the buffer is not increased by incorporating the using status of the buffer in preliminary selection packet information. CONSTITUTION: A switch 26 which is a selfrouting multi-stage switching network is provided with packet buffers 220-227 and input ports 100-107 are respectively connected to the input side of the switch 26. A preliminary selection and main selection networks 24 and 25 are connected in parallel to the output side of the switch 26. Output ports 130-137 are connected to the output side of the network 25. The packet buffer 220 is constituted of a buffer controlling section 201, buffer 202, buffer using amount detection circuit 203, and preliminary selection packet assemble circuit 204 and outputs packets to be inputted to the switch 26 after tentatively accumulating the packets and giving buffer using amount indicating bits to the packets. Upon inputting the packets, the network 26 preferentially processes the packets having larger buffer using amounts so as to prevent the packets from being discarded at an input buffer.



Data supplied from the esp@cenet database - Worldwide

®日本国特許庁(JP) ⑩特許出願公開

# @ 公 開 特 許 公 報 (A) 平4-838

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)1月6日

H 04 L 12/56

7830-5K H 04 L 11/20

102 B

審査請求 未請求 請求項の数 2 (全6頁)

会発明の名称 パツフア制御方式

②特 願 平2-99420

②出 願 平2(1990)4月17日

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 · 宏行 @発 明 者 坂 元 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 正 木 達 也 @発 明 者 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 @発 明 者 林 健 太郎 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 芳 @発 明 者 植竹 勝

沖電気工業株式会社 勿出 願 人

東京都港区虎ノ門1丁目7番12号

弁理士 香取 孝雄 外1名 四代 理 人

1. 発明の名称

バッファ制御方式

2. 特許請求の範囲

1. 入力した情報を一旦蓄積するバッファを入力 側に有するパケット交換機のバッファ制御方式に おいて、該パケット交換機は、

スイッチング制御の際、前記パッファの使用量 の表示を含む所定のパケットを受け、酸パケット より該バッファの使用量を検出する検出手段と、

該検出手段からの検出結果を受信し、該検出結 果を前記パッファの後段の通話路スイッチに通知 する通知手段と、

前記通話路スイッチが前記パッファの使用量が 多いという通知を受けた場合には、酸パッファか ら送出されるパケットを優先的に処理する制御手 段とを有することを特徴とするパッファ制御方 式.

2. 入力した情報を一旦蓄積するバッファを入力 側に有するデータ処理装置におけるバッファ制御 方式において、該データ処理装置は、

入力した情報を蓄積するパッファを有する複数 のデータ処理手段と、

**酸複数のデータ処理手段に接続され、鉄データ** 処理手段の出力する情報が多重化されて伝送され るバスと、

前記複数のデータ処理手段のそれぞれのデータ 保有量を検出し、験複数のデータ処理手段のうち データ保有量の多いものから情報を優先して前記 パスに出力する制御手段とを有することを特徴と するバッファ制御方式。

#### 3. 発明の詳細な説明

(産業上の利用分野)

- 本発明はバッファ制御方式、とくにたとえばパ ケット交換機のスイッチ網などの電子装置に有利 に適用される入力バッファ制御方式に関する。

(従来の技術)

従来、入力バッファを用いたパケット交換 機の通話路スイッチとしては、たとえば特別平

特開平4-838(2)

1-123550に記載された「パケット交換方式」がある。この方式のスイッチ網は、入力ポートと出力ポート間に配設され、入力したパケットを効率よく転送することを目的としている。このスイッチ網は、バッファを有し、このバッファの入力には入力ポートが接続されている。また、このバッファの出力には、予選網と本選網が並列に接続され、この本選網には出力ポートが接続されている。

本選網バッファは、入力ポートからのパケットを書積し、出力ポート番号を含む宛先情報だけの 予選パケットを組み立てて予選網に出力する。予 選網は、出力ポート番号が同一な予選パケットが 複数ある場合、その中から1個を選択し、異なる 出力端子番号の予選パケットだけを選別する。そ して、選別されたパケットを勝ち残りとしてバッファに通知する。

バッファは、勝残りの場合には同一の予選パケットを再度出力し、負けの場合には他のパケットを出力する。従来技術では、この予選出力を数

### (課題を解決するための手段)

本発明によれば、入力した情報を一旦蓄積する
バッファを入力側に有するパケット交換ののためで、この方式が適用の際、バッファとでは、スイッチング制御の際、トを会せが、ファの使用量の表示を含む所定ののがケットを受け、パッファの使用量を受け、アクットを受け、アクットを受け、を受け、対する通知を受けた場合には、バッファのを関係を受けた場合には、バッカーを受けたのでは、バッカーを受けたのでは、バッカーを受けたのでは、バッカーを受けたのでは、バッカーを受けたのでは、バッカーを受けたのでは、バッカーを受けたのである。

本発明によればまた、入力した情報を一旦書積 するパッファを入力側に有するデータ処理整置に おけるパッファ制御方式において、この方式が過 用されたデータ処理整置は、入力した情報を するパッファを有する複数のデータ処理手段と これら複数のデータ処理手段に接続され、デ の理手段の出力する情報が多重化されて伝送され 回綴り返して異なる宛先のパケットを増やして本 選網に出力することにより、本選網におけるパ ケットの呼損をなくし、かつスループットを向上 させている。

#### (発明が解決しようとする課題)

しかしこのような従来技術における方式では、 スイッチ網におけるパケットの廃棄は減少する が、予選で負けた容量の大きいパケットが特定の パッファに集中した場合には、容量オーバとなっ てパケットの廃棄が行なわれる確率が高くなるこ とがあった。また、これを解決するために入っ ポート対応のパッファ容量を大きくした場合に は、システム全体のハード量が増加するという欠 点があった。

本発明は、上記の欠点を解消し、予選網と本選網でスイッチ網を構成するパケット交換機において、 入力ポートのバッファ容量を増やさずに、バッファに蓄積されたパケットの廃棄を防止するバッファ 制御 方式 を提供することを目的とする。

るパスと、複数のデータ処理手段のそれぞれの データ保有量を検出し、複数のデータ処理手段の うちデータ保有量の多いものから情報を優先して パスに出力する制御手段とを有する。

#### (作用)

本発明によれば、スイッチング制御の際、バッファの使用量を含む所定のパケットを受け、このパケットより実際に転送を行なうパケットのバッファ使用量を検出し、その検出結果からバッファの使用量が多いパケットを優先的に処理する。

## (実施例)

本発明はスイッチ網に入力するパケットを、入力パッファに一旦審積し、パケットにパッファ使用表示ピットを与えてスイッチ網に出力する。スイッチ網は、パケットを入力すると、パッファ使用量の大きいパケットを優先して処理し、入力パッファにおけるパケットの廃棄を勧止する。

特開平4-838(3)

第2図には、本発明のバッファ制御方式の実施例を示すパケットスイッチ網の構成が示されている。目己ルーティング多段スイッチ網であるスイッチ28は、入力ポート100~107と出力ポート130~137との間に配設されている。スイッチ28は、パケットバッファ220~227を有し、その入力側にはそれぞれ入力ポート100~107が接続され、その出力側には予選網24と本選網25が並列に接続されている。本選網25にはまた、その出力側に出力ポート130~137が接続されている。

第1図には、パケットバッファ 220 ~227 の機能ブロック図がパケットバッファ 200 として示されている。パケットバッファ 200 は、バッファ制御部 201、バッファ 202、バッファ使用量検出回路 203 および予選パケット組立て回路 204 により構成され、これらは同図に示すように接続されている。

入力ポート100 ~107 (第2図) から入力されるパケットは一旦バッファ202 に著積される。制 御部201 は、バッファ202 、検出回路203 および

ファ200 の制御部201 に通知する。

制御部201 は、勝ち残りの場合、未勝利ビット Wを勝ちに反転(= 0 )させ、再度予選網に出力させる。負けのときは、このパケットの保存を離 続し、次に送出する他パケットを予選網へ出力させる。これを数回繰り返した後、制御部201 は、本選パケット216 (第3図)の組み立てをパケット組立回路204 に指示し、このパケット218 を本選網25に出力する。本選パケット216 は、空きパケットが使用パケットかを示す有効ピット U、出力ポート番号AD1、宛先加入者情報AD2、情報Iで構成されている。

第3 図に示した予選パケット 214 において、未勝利ビット W は、同一の出力ポート番号 ADO のパケットでは、勝ち残ったパケットが「0」となり、負けのパケットよりその値が小さくなる。

入力ポート100 ~107 から自己ルーティングの 多段スイッチ26に入力したパケットは、一旦パケットバッファ220 ~227 に書積される。パケットバッファ220 ~227 は、個別に書積されたパ パケット組立回路 204 を制御して第3図に示されている予選パケット 214 の組み立てを行なう。組立回路 204 は、パッファ 202 におけるパケットの有無により、有効ビット Uを「使用中(= 0)」または「空き(= 1)」とする。そして組立て回路 204 は、制御部 201 から出力端子番号 ADO を入力し、予選網 24から入力される勝ち残りを示すお勝利ビット Wを初回のときは未勝利(= 1)に設定する。さらに、組立て回路 204 は、検出 回路 203 からパッファ 202 の使用量表示ビット Bを入力して予選パケットを組み立てて予選網 24に があり、場合には、有効ビット Uの空きパケットとして出力する。

予選網24は、予選パケット214 を入力すると、空きパケットを除き、出力ポート番号ADO を比較することにより、同一出力ポート番号のパケットの中からパッファ使用量の最も多いものを1つ選択する。そして、出力ポートの番号がすべて異なる予選パケットに選別し、これを各パケットパッ

ケットをまず予選網24に送り出す制御を行なう。 パケットバッファ220 ~227 より予選網24に入力 したパケットは、ソーティング網A 20において、 この網20に入力したすべての予選パケットの大小 が比較される。

このとき、比較する数字は、たとえばバッファ 使用量表示ピットBが1ピットの場合、出力ポート番号ADOを4倍したものに未勝利ピットWを2 倍したものを加え、これにバッファ使用量表示 ピットBを加えて、さらに最上位ピットに有効 ピット Uを付加したものである。この処理により、予選パケットの大小を比較する数字は、頭に 有効ピットUがきて、これに出力ポート番号、朱 勝利ピットおよびバッファ使用量表示ピットBが 総く。

具体的には、第3図の予選パケットにおいて、空パケット(有効ビット= 1)は、使用中パケットよりも「大」として扱われる。また、使用中パケットで出力ポート番号ADO が同一のものの中では、予選網24ですでに勝ち残った予選パケット

特開平4-838(4)

(未勝利ビット=0)が「小」として扱われる。 さらに、出力ポート番号ADOが同一で未勝利ビットが「1」の予選パケットでは、バッファ使用量 が多いパケットバッファが出力した予選パケット (バッファ使用量表示ビット=0)が「小」として扱われる。結果として、パケットが多く格納されているパケットバッファの予選パケット214が 優先的に勝ち残ることになる。

ここで、たとえばバッファ使用量表示ピットBを2ピットとすると、4通りの使用量を規定することができる。すなわち、たとえばバッファ使用量表示ピットBをバッファ使用量1/4 以下で「11」、1/4 ~1/2 で「10」、1/2 ~3/4 で「01」、3/4 以上で「00」とする。この場合には、出力ポート番号ADOを8倍したものと、未ピットBを加えたものに、さらに最上位ピットとして有効ピットUを付加したものを予選パケット214とすれば、バッファ使用量表示ピットBが2ピットの場合でも大小の比較ができる。同様に、バッ

勝ち残り通知を受けたバッファは、勝ち残りパケットの未勝利ビットを「0」として再度予選網24にこのパケットを出力する。勝ち残り報告を受けなかったバッファは、バッファ内の他の予選パケット214 の未勝利ビットWを「1」として予選網24に出力する。バッファは本選網25に本選パケットを1回送出している間に予選網24に予選パケット214 を数回送出し、これにより勝ち残った勝ち残りの予選パケット214 の本選パケット216を本選網25に出力する。

本選網 25に入力した本選パケット 216 (第3 図)はソーティング網B 22において、ルーティングタグ 154 の出力ポート番号AD2 が比較され、その大小の順番に出力端子 230 ~ 237、 すなわちルーティング網 23の入力端子に出力される。ルーティング網 23は、入力パケットをルーティングタグ 154 により、その出力ポート番号の出力ポート130 ~ 137 にノンブロックで出力する。本実施例ではスイッチ網が予選網 24と本選網 25で構成される例を説明したが、予選網 24のない目己ルーティ ファ使用量表示ビット B は必要に応じた任意の ビット数を用いることができる。

このように構成された予選パケットを入力した ソーティング網A 20は、パケットのビット列を上 位から直列に比較することによりパケットの大小 を判定し、自己の網の出力端子240 ~246 に出力 応して予選パケットを出力端子240 ~246 に出力 する。これら出力端子、すなわち自入力端子に入 するがケットを入力した廃棄網21は、廃接した入力 端子の予選パケット214 の出力ポート番号ADO を 比較し、同一の場合は入力端子の番号が大きい入 力端子に入力したパケットを廃棄する。

また、出力ポート番号が同一で未勝利ビットが「1」のパケットでは、バッファ使用量設示ビットBの値が小さいパケットが廃棄されず、その結果、バッファ使用量の多い予選パケットが勝ち残る。この比較で勝ち残ったパケットについて、その予選パケットが今までに伝達されてきたルートを逆にたどりパケットバッファに勝ち残りを通知する。

ングスイッチ網においても、パケットにバッファ の使用量を組み込むことにより、バッファ使用量 の大きいパケットを優先的に処理することができ ス

このように本発明は、とくにパケット交換機に 限定されることなく、複数のパッファ内のデータ を処理する電子装置にも適用可能である。

(発明の効果)

### 特開平4-838(5)

このように本発明によれば、バッファの使用状態を予選パケット情報に組み込むことにより、パッファ使用量の多いパケットからの予選パケットを優先的に処理することが可能となる。これにより、パッファ容量を大きくしなくても、バッファに到着したパケットが廃棄されにくくなるとともに、バッファに到着したパケットの廃棄されやすさが同じであれば、バッファの容量を小さくでき、本発明を適用したシステム全体のハードウェア量を小さくできる。

### 4. 図面の簡単な説明

第1図は本発明によるバッファ制御方式におけるパケットバッファの構成を示す機能プロック 図.

第2 図は、第1 図に示されたパケットバッファ をパケット交換機のスイッチ網に適用したときの 構成図、

第3回は、第1回に示した実施例における予選 パケットおよび本選パケットの構成図、

第4回は、本発明によるバッファ制御方式を

U . . . . . . . 有効ビット

W········未勝利ビット

特許出願人 沖電気工業株式会社

代 理 人 香取 *芽雄* 丸山 隆夫 データ処理装置に適用したときの構成を示す構成 図である。

# 主要部分の符号の説明

1 ~ n . . . . データ処理装置

1B~nB,202. . . バッファ

11. . . . . . . 制御回路

20,22 . . . . . ソーティング網

23. . . . . . . ルーティング網

28. . . . . . . 自己ルーティング

多段スイッチ

100 ~ 107 . . . 入力ポート

130 ~ 137 . . . 出力ポート

200,220 ~ 227 . パケットバッファ


201 . . . . . . . パッファ制御部

203 . . . . . . バッファ使用量検出回路


204 . . . . . . パケット組立て回路

ADO . . . . . . 目的出力ポート番号

B....化ッファ使用量表示ピット




# 特開平4-838(6)



バッファ制御方式によるパケットスイッチ網

# 第 2 図



バーファ制御方式によるデタ処理装置

第 4 図